合见工软CTO贺培鑫演讲回顾——多维演进的新国产EDA创新

来源:合见工软 #合见工软# #EDA#
8058

2023年12月19日,2023年集成电路产业EDA/IP交流会在上海张江圆满举办。本次会议由上海市集成电路行业协会和上海张江高科技园区开发股份有限公司联合主办,旨在推进集成电路EDA/IP产业创新发展,进一步促进产业上下游合作交流,提升产业核心竞争力,服务集成电路全产业链突破升级。

值此重要交流会上,上海合见工业软件集团有限公司(简称“合见工软”)首席技术官贺培鑫博士受邀出席本次会议并发表题为《疾风知劲草—多维演进的新国产EDA创新》的重磅演讲,向现场参会者阐述了合见工软的发展近况,探讨EDA产业的创新未来。

EDA产业以年产值150亿+的比例支撑起了整个全球芯片和电子系统,而EDA的发展与芯片设计的相关产业息息相关。贺培鑫首先谈到了EDA产业与国内发展态势,他在演讲中提到:“尽管目前来看,中国EDA市场的发展速度很快,但整体还是面临许多挑战,如技术壁垒高,研发投入大、周期长;缺乏世界级的领军人物和顶级技术人才;以开发单点工具为主,缺少全链条企业;缺乏并购整合经验与能力;需要产业链上下游生态协同配合。”

合见工软从成立伊始,公司的发展策略就秉承着支撑产业、培育产业的高度,贺培鑫表示:“我们一直在持续招收国际的知名专家,培养优秀人才,在国内发展一个年轻的团队,可以让国产EDA的发展能够延续。”同时,合见工软希望与上下游的芯片设计公司一起合作,构筑起产业生态。

合见工软的目标是打造数字芯片全流程工具链,这光靠一家公司的力量难以实现,需要进行并购整合。合见工软自正式运营以来,配合自有产品和市场策略已对多家公司进行了并购整合与投资,包括完成对华桑电子、云枢软件的收购,在数字芯片验证流程硬件、系统级EDA软件方面进行了扩展补充;先后投资上海阿卡思微电子、孤波科技,组合更完整的IC验证产品和测试产品工具链。2023年5月,完成对北京诺芮集成电路设计有限公司的收购,扩展了其IP产品线。

合见工软通过平台化公司架构设计,丰富的专家人才库,以及整合并购与自研并行前进,自正式运营以来高速发展。贺培鑫用“疾风知劲草”来总结公司的发展,集团员工的高速成长,产品数量也从一个到现在推出了15款产品,从单一的数字功能仿真器UniVista Simulator(UVS)成长到包括数字验证、实现系统、IP在内的多条产品线,办公室从1个发展到现在多个城市10+的办公室和研发机构。

在产品层面上,合见工软采取的是“新国产EDA多维演进战略”。

众所周知,不论是AI、超算、汽车还是5G通讯,都需要尽可能早地做系统设计,从抽象层面上来讲,系统设计是最高层;做完系统设计后,就要选择IP,例如处理器IP或接口IP;接下来就要做数字实现,把RTL code实现成为网表(net list),再实现成为GDS2,就可以送到晶圆代工厂做成芯片;然后在实现的过程中,我们需要做验证,经过验证才能决定接下来是否使用芯粒(Chiplet)、采取何种封装。

合见工软“新国产EDA多维演进”就是在要覆盖系统(HW+SE)、IP、实现、验证、芯粒/封装/PCB,以便能够彻底地帮助国内的芯片设计公司还有系统设计公司解决受限问题,做到联合优化,保证工具结果可收敛。

五款新产品打通新国产EDA多维演进

合见工软现已在数字验证、数字实现、系统级设计、IP以及封装级工具平台做了多项布局和产品推出,此次大会上,贺培鑫博士介绍了今年10月公司发布的多款创新产品,包括:

1.商用级、高性能、全场景验证硬件系统

UniVista Unified Verification Hardware System(简称“UVHS”)

2.商用级虚拟原型设计与仿真工具套件

UniVista V-Builder/vSpace

3.商用级、高效测试向量自动生成工具

UniVista Tespert ATPG

4.全新一代

UniVista EDMPro电子系统研发管理平台

5.首款自主知识产权的全国产PCIe Gen5完整解决方案

UniVista PCIe Gen5 IP

在数字验证层面,合见工软推出全新商用级、高性能、全场景验证硬件系统UniVista Unified Verification Hardware System(简称“UVHS”),以更好地解决大规模数字芯片功能验证流程中所面对的仿真性能、设计启动效率和复杂多任务场景的挑战。现在客户使用最大的系统有40个BOX,总共160个FPGA,相当于大概60亿门的设计规模。原型验证模式下,性能高达20MHz~100MHz,而在硬件仿真模式下,性能高达10MHz~20MHz,实现40个BOX的级联。

面对数字实现需求,合见工软则带来了拥有自主知识产权的商用级、高效测试向量自动生成工具UniVista Tespert ATPG,帮助工程师在进行大规模SoC集成电路设计中实现可测性设计(DFT),以降低测试成本,提升芯片质量和良率,缩短芯片设计周期,助力集成电路测试快速签核,应对复杂集成电路架构带来的挑战。

在系统级设计方面,合见工软推出了商用级虚拟原型设计与仿真工具套件UniVista V-Builder/vSpace,包括系统级原型设计工具V-Builder和虚拟原型仿真环境vSpace。该套件平台作为合见工软芯片到系统(Silicon to System)全场景验证解决方案的重要组合之一,可以帮助用户在芯片与整机系统设计过程中更早的开始进行软件开发、架构探索与软件功能调试,实现软硬件协同设计与验证,提高开发效率,缩短产品上市时间。

而在IP层面,合见工软推出首款自主知识产权的全国产PCIe Gen5完整解决方案——UniVista PCIe Gen5 IP,支持多应用、多模式,拥有优秀的商用级高带宽、高可靠、低延迟、低功耗特性,可更好地解决芯片设计中对IO带宽的挑战。UniVista PCIe Gen5 IP解决方案的推出,是基于合见工软自研和并购的技术基础与研发团队成功结合。合见工软于2023年5月完成了对北京诺芮集成电路公司的收购。诺芮集成电路提供已经硬件验证过的Ethernet、FlexE、Interlaken等多款IP产品,包括成熟可靠支持多协议的全国产400G/800G以太网控制器UniVista Ethernet Controller IP,支持完整FlexE应用和小粒度协议的全国产灵活以太网解决方案UniVista Flexible Ethernet IP,以及全国产高带宽低延迟Interlaken PHY层编解码控制器UniVista Interlaken Controller IP。

面对越来越复杂的电子系统给研发过程带来的各类型管理问题,合见工软也推出了全新一代UniVista EDMPro电子系统研发管理平台。经过多家头部企业客户的应用迭代,新一代自主自研的UniVista EDMPro工具套件在用户界面、操作响应、执行效率、主流EDA工具的协同等方面都进行了较大提升;其中,新版本EDMPro ERC电子设计自动化检查系统采用全新的技术,具备了规则的自定义、多线程检查的能力,从而提升了规则执行效率,创新性的EDA工具协同方式支持多场景、多设计高效切换;新版本EDMPro ERC电子设计自动化检查系统与EDMPro ERS 电子设计评审系统能够无缝对接,支持自动提问,检查结果闭环管理,有效提升了设计质量,提高了工作效率。

贺培鑫表示,合见工软在此前面世的多款产品,包括数字功能仿真器UniVista Simulator(UVS)、数字仿真调试器UniVista Debugger(UVD)、原型验证系统 UniVista Advanced Prototyping System(UV APS)和先进封装系统级设计协同Sign-off工具UniVista Integrator (UVI)在内的三款工具。加上最近发布的五个新工具,足以证实合见工软在这五个维度上都已取得了很大的进步,有了很好的覆盖,合见工软也正在一步一步地根据多维演进战略来发展。

责编: 爱集微
来源:合见工软 #合见工软# #EDA#
THE END
关闭
加载

PDF 加载中...